CPLD规模CPLD中的逻辑块类似于一个小规模PLD，通常一个逻辑块包含4～20个宏单元，每个宏单元一般由乘积项阵列、乘积项分配和可编程寄存器构成。每个宏单元有多种配置方式，各宏单元也可级联使用，因此可实现较复杂组合逻辑和时序逻辑功能。对集成度较高的CPLD，通常还提供了带片内RAM/ROM的嵌入阵列块。可编程互连通道主要提供逻辑块、宏单元、输入/输出引脚间的互连网络。输入/输出块（I/O块）提供